Estou completamente envolvido na finalizão do projeto CGA-FPGA. E não aguento mais de tanto fazer layout. Sorte minha, que no dia a dia com o Eagle, estou ficando mais despachado com o programa.
E o atraso já vai para 3 semanas. Praticamente já redesenhei a placa, umas quatro vezes. É o preço do aprendizado, fazendo.
Mas já vejo luz no fim do túnel, e não é um trem vindo na minha direção.
[]s do Duzius
